

Europäisches Patentamt

European Patent Office

Office européen des brevets



(11) EP 1 187 191 A2

(12)


EUROPÄISCHE PATENTANMELDUNG

- (43) Veröffentlichungstag: 13.03.2002 Patentblatt 2002/11
- (51) Int CL7: **H01L 21/762**, H01L 21/8242, H01L 27/108

- (21) Anmeldenummer: 01119173.1
- (22) Anmeldetag: 08.08.2001
- (84) Benannte Vertragsstaaten:
 AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU
 MC NL PT SE TR
 Benannte Erstreckungsstaaten:
 AL LT LY MK RO Si
- (30) Priorität: 27.08.2000 DE 10041748
- (71) Anmelder: Infineon Technologies AG 81669 München (DE)

- (72) Erfinder:
 - Lützen, Jörn, Dr.
 01099 Dresden (DE)
 - Sell, Bernhard
 01099 Dresden (DE)
- (74) Vertreter: Kindermann, Peter, Dipl.-Ing. Karl-Böhm-Strasse 1 85598 Beldham (DE)
- (54) SOI-Substrat sowie darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren
- (57) Die vorllegende Erfindung betrifft ein SOI-Substrat (1, 2, 3) sowie eine darin ausgebildete Halbleiterschaltung (AT, C, K) und dazugehörige Herstellungsverfahren, bei dem unter Verwendung einer Multilayer-Barrierenschicht (2) mit einer Potentialbarriere und einer

Diffusionsbarriere eine Diffusion von Verunreinigungen zuverlässig zwischen Elementschichten (1, 3) verhindert wird. Auf diese Weise können Halbleiterschaftungen mit kleineren Strukturgrößen und höherer Integrationsdichte realisiert werden.



Beschreibung

[0001] Die vorliegende Erfindung bezieht sich auf ein SOI-Substrat sowie eine darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren und Insbesondere auf ein SOI-Substrat mit einer speziellen Multilayer-Barrierenschicht zur Realisierung einer Vielzahl von Elementschichten.

1

[0002] SOI-Substrate (silicon on insulator) werden als Ausgangsmaterial auf dem Gebiet der Halbleitertechnik seit langer Zeit verwendet. Der Vorteil bei der Verwendung von derartigen SOI-Substraten liegt einerseits In einer verbesserten Unempfindlichkeit gegenüber Strahlungselnflüssen (silicon on saphire) und der Möglichkeit für den Einsatz von geringeren Spannungen als sie bei herkömmlichen Siliziumsubstraten verwendet werden können, Insbesondere bei der Herstellung von Halbleiterschaltungen mit Halbleiterelementen In unterschledlichen Elementschichten, wie sie beispielsweise aus der Druckschrift US 5,508,219 anhand eines SOI-DRAMs 20 beschrieben ist, ergeben sich beim Einsatz neuartiger Materialien oftmals Probleme dahingehend, dass auf Grund einer Inkompatibilität mit dem Halbleitermaterial des SOI-Substrats die charakteristischen Eigenschaften der Halbleiterelemente gestört bzw. verschlechtert 25 werden.

[0003] Der Erfindung liegt daher die Aufgabe zu Grunde ein SOI-Substrat, ein dazugehöriges Herstellungsverfahren sowie eine darin ausgebildete Halbleiterschaltung mit dazugehörigem Herstellungsverfahren zu schaffen, bei dem auf elnfache und kostengünstige Weise eine gegenseitige Störung auf Grund der verwendeten Materialien verhindert wird.

[0004] Erfindungsgemäß wird diese Aufgabe hinsichtlich des SOI-Substrats durch die Merkmale des Patentanspruchs 1, hinsichtlich des dazugehörigen Herstellungsverfahrens durch die Maßnahmen des Patentanspruchs 8, hinsichtlich der darin ausgebüdeten Halbleiterschaltung durch die Merkmale des Patentanspruchs 13 und hinsichtlich des dazugehörigen Herstellungsverfahrens durch die Maßnahmen des Patentanspruchs 15 gelöst.

[0005] Insbesondere durch die Verwendung einer Isolationsschicht, welche eine Multilayer-Barrierenschicht mit einer Potentialbarriere und einer Diffusionsbarriere aufwelst, verhindert das erfindungsgemäße SOI-Substrat nicht nur zuverlässig das Auftreten von Leckströmen, sondern ermöglicht auch den Einsatz neuer Materialien zum Ausbilden von Halbleiterelementen in einer weiteren Elementschicht des Halbleitersubstrats. Insbesondere eine Diffusion von Verunreinigungen bzw. Elementen der neuen Materialien in eine der Elementschichten kann somit zuverlässig verhindert werden, wodurch die Halbleiterelemente entkoppelt bzw. nicht gestört werden.

[0006] Vorzugsweise besteht die Multilayer-Barrierenschicht aus einer Vielzahl von verschiedenen Isolationsschichten, welche unterschiedliche Potential- und Diffusionsbarrieren aufweisen. Sie kann jedoch auch aus zumindest einer Isolationsschicht und zumindest einer leitenden Schicht bestehen, wodurch sich spezielle Halblelterschaltungen wesentlich verbessem bzw. vereinfachen lassen.

[0007] Durch Verwendung einer isolierenden Schicht, einer halbleitenden Schicht oder einer leitenden Schicht für die weitere Elementschicht bzw. Trägerschicht kann für jedes Anwendungsgebiet ein optimales SOI-Substrat geschaffen werden.

[0008] Vorzugsweise besitzt die Multilayer-Barrierenschicht ferner eine Thermo-Kompensationsschicht, wodurch die bei einer Temperaturbehandlung auftretenden Spannungen insbesondere bei Verwendung von unterschiedlichen Materialien ausgeglichen werden können. [0009] Eine in einem derartigen SOI-Substrat ausgebildete Halbleiterschaltung besteht vorzugswelse aus einem ersten und zweiten Halbleiterelement, welche In der ersten und zweiten Elementschicht ausgebildet sind und über eine leitende Diffusionsbarrierenschicht elektrisch miteinander verbunden sind. Auf diese Weise kann eine Ausdiffusion von Inkompatiblen Materialien über die notwendigen Anschlussbahnen verhindert werden, wodurch eine gegenseltige negative Beeinflussung der Elemente in den unterschiedlichen Elementschichten während eines Herstellungsprozesses oder in Betrieb verhindert werden kann.

[0010] Die Halbleiterschaltung kann beispielsweise eine DRAM-Spelcherschaltung darstellen, wobei die Halbleiterelemente in der ersten Elementschicht Auswahltransistoren und die Halbleiterelemente in der zweiten Elementschicht Grabenkondensatoren darstellen. Bei derartigen Halbleiterschaltungen können bisher nicht erreichte Integrationsdichten auf Grund des Einsatzes von nunmehr möglichen neuen Materiallen realisiert werden, wodurch sich eine Spelcherkapazität pro Chipfläche wesentlich vergrößert.

[0011] In den weiteren Ansprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet

[0012] Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.

[0013] Es zeigen:

45

Figuren 1A bis 1C vereinfachte Schnittansichten des erfindungsgemäßen SOI-Substrats zur Veranschaulichung von dazugehörigen Herstellungsschritten,

Figuren 2A bis 2N vereinfachte Schnittansichten zur Veranschaulichung eines Herstellungsverfahrens einer DRAM-Speicherzelle gemäß einem ersten Ausführungsbeispiel;

Figuren 3A bis 3L vereinfachte Schnittansichten zur Veranschaußchung eines Herstellungsverfahrens einer DRAM-Speicherzelle gemäß einem zweiten

PAGE 16/50 * RCVD AT 8/10/2005 1:59:29 PM [Eastern Daylight Time] * SVR:USPTO-EFXRF-6/33 * DNIS:2738300 * CSID:4803855061 * DURATION (mm-ss):13-16

2

EP 1 187 191 A2

Ausführungsbeispiel;

Figuren 4A und 4B vereinfachte Schnittansichten zur Veranschaufichung eines Herstellungsverfahrens für einen Kontaktanschluss der in Figur 2N dargestellten DRAM-Speicherzeile; und

Figur 5 ein Ersatzschaltbild der In Figur 4B dargestellten ORAM-Speicherzelle.

[0014] Figuren 1A bis 1C zeigen vereinfachte Schnittansichten von wesentlichen Verfahrensschritten bei der Herstellung des erfindungsgemäßen SOI-Substrata. Das Verfahren entspricht hierbei einem Harstellungsvarfahren für herkömmliche SOI-Substrate, weshalb auf eine detaillierte Beschrelbung von herkömmlichen Verfahrensschritten nachfolgend verzichtet wird. [0015] Gernäß Figur 1A wird zunächst ein erster Wafer bzw. Trägerwafer (support wafer) W1 mit zumindest einem Teil einer Multilayer-Barrierenschicht 2 versehen. Genauer gesagt wird beispielsweise gemäß Figur 1A eine SiO₂-Schicht 2A abgeschieden oder thermisch ausgebildet, welche im Wesentlichen als Potentialberriere und somit zur elektrischen Isolation dient. Darauf wird anschließend eine elektrisch isolierende Diffusionsbarrierenschicht 2B ausgebildet, die beispielsweise aus einer SigNa-Schicht besteht. Diese Diffusionsbarrierenschicht 2B diant neben ihrer isollerenden Funktion im Wesentlichen als Diffusionsbarriere zur Verhinderung einer Diffusion von Verunreinigungen wie sie beim Einsatz von neuartigen Materialien auftreten. Anschlie-Bend wird die bereits ausgebildete Multilayer-Barrierenschicht noch mal oxidiert oder eine Oxidschicht abgeschleden, wodurch die weltere SIO2-Schicht 2A auf dem Trägerwafar W1 ausgebildet wird.

[0015] Ferner wird ein zweiter Wafer W2 (donar wafer) zur Ausbildung einer Abspalt-Grenzschicht SS belspielsweise mit einer H-Implantation versehen und darüber hinaus an seiner Oberfläche oxidiert bzw. mit einer dünnen SiO₂-Schicht 2A versehen. Vorzugsweise bestehen die Wafer W1 und W2 aus einem Halbleitersubstrat wie SI, wobel jedoch auch jedes andere Halbleitermaterial verwendet werden kann.

[0017] Gemäß Flgur 1B wird in einem nachfolgenden Verfahrensschritt der erste (Träger-)Wafer W1 mit dem zweiten Wafer W2 an seinen oxidierten Oberflächen mittels bekannter Waferbondingverfahren verbunden. Insbesondere auf Grund der Verwendung von gleichen isolationsschichten 2A am ersten Wafer W1 und am zweiten Wafer W2 ergibt sich dadurch eine sehr einfache und stabile Verbindung.

[0018] Gernäß Fig 1C erfolgt die Trennung des oberen Teils 3° des Halbleitersubstratee 3 mittels einer thermischen Behandlung, die dazu führt, dass der Wafer entlang der Implantierten Abspalt-Grenzschicht (vorzugsweise Wassserstoff) abplatzt/gespalten wird. Auf diese Weise erhält man das in Figur 1C dargestellte verbleibende SOI-Substrat mit seiner ersten Halbleiter-

schicht bzw. Elementschicht 3, seiner Multilayer-Barrierenschicht 2 und der zweiten Elementschicht bzw. Trägerschicht 1. Auf Grund der speziellen Zusammensatzung der Multilayer-Barrierenschicht aus Schichten, welche eine Diffusionsbarriere darstellen und Schichten, welche eine Potentialbarriere darstellen, können nunmehr auch inkompatible Materialien bei der Herstellung von Halbleiterschaltungen verwendet werden.

[0019] Derertige neue Materialien sind beispielsweise für den Einsatz von Dielektrika Al₂O₃, TiO₂, Ta₂O₅, ZrO_2 , HrO_2 , La_2O_3 , $ZrSl_xO_y$, $HrSl_xO_y$, Als Barrieren bzw. Elektrodenschichten können darüber hinaus nunmehr TIN, WN, TaN usw. verwendet werden. Ferner können als Elektrodenschichten Ti, W, Ta, Si (dotiert mit beispielswelse B, P, As, usw.), TaSiN, TiSi, TaSi, CoSi, Mo-Si, WSi, WSi,N, PT, Ru, RuO and Ir verwendet werden. Die vorstehend genannten Materiallen sind ledig-·lich Beispiele, wobei sich jedoch die vorllegende Erfindung nicht auf diese beschränkt. Auf Grund der verwendeten Multilayer-Barrierenschicht 2 ergibt sich jedoch eine vollständige elektrische und materialtechnische Trennung der beiden Elementschichten 1 und 3, weshalb darin ausgebildete Halbletterelemente keinerlei Beeinflussung durch die üblicherwelse potentiell störenden neuen Materialien erfahren.

[0020] Ferner kann die Multilayer-Barrierenschicht 2 eine nicht dargestellte leitende, halbleitende oder isolierende Thermo-Kompensationsschicht aufweisen, wodurch die bei Verwendung von unterschiedlichen Substratmaterialien auftretenden (Wärme-)Spannungen ausgeglichen werden können.

[3021] Gemäß Figuren 1A bis 1C wurde für den ersten Wafer W1 ein Halbleiterwafer mit einem Halbleitersubstrat 1 als Trägerschicht verwendet. Die Erfindung ist jedoch nicht darauf beschränkt und bezieht sich vielmahr auch auf derartige Wafer, bei denen die Trägerschicht bzw. Elementschicht 1 aus einem leitenden, einem halbleitenden oder einem isolierenden Material besteht. In gleicher Weise beschränkt sich das erfindungsgemäße SOI-Substrat auch nicht auf eine rein isolierende Multilayer-Barrierenschicht 2, sondern umfasst Multilayer-Barrierenschichten, welche beispielsweise aus einer später beschriebenen isolationsschicht und einer leitenden Schicht bestehen.

45 [0022] Figuren 2A bis 2N zeigen vereinfachte Schnittensichten zur Veranschaulichung von Verfahrensschritten zur Herstellung einer Halbleiterschaltung gemäß einem ersten Ausführungsbeispiel. Gleiche Bezugszeichen bezeichnen hierbei gleiche oder ähnliche Schlichten, weshalb auf eine wiederholte Beschreibung nachfolgend verzichtet wird.

[0023] Gemäß Figur 2A wird beispielsweise als SOI-Substrat ein Ausgangsmaterial mit einer 10 nm dikken Oxidschicht 2A, einer 100 nm dicken Nitridschicht 2B und einer 100 nm dicken Oxidschicht 2A ausgegangen, auf der sich eine 400 nm dicke SI-Schicht als erste Elementschicht 3 befindst und gemeinsam mit der Trägerschicht bzw. der zweiten Elementschicht 1 das Aus-

gangsmaterial darstellt. Zur Realisierung einer insbesondere der Multilayer-Barrierenschicht 2 entsprechenden Maske wird auf das SOI-Substrat eine Maskenschicht 4 aufgebracht, die gemäß Figur 2A aus einer sehr dünnen Oxidationsschicht 4A, einer Pad-Nitridschicht 4B, einer Borsllikatglas-Schicht (BSG) 4C, einer Nitridschicht 4D und einer Poly-Hartmaske 4E besteht. Es sel darauf hingewiesen, dass bei Verwendung von anderen SOI-Substraten entsprechend andere Maskenschichten 4 verwendet werden müssen.

[0024] Gemäß Figur 2B wird nachfolgend in einem herkömmlichen lithografischen Verfahren eine Struktur für einen Graben 5 ausgebildet und beispielsweise mit einem Plasmaätzverfahren die Poly-Hartmaskenschicht 4E geätzt. Anschließend erfolgt ein Entfernen des Resists mit einer nachfolgenden Plasmaätzung der Nitridschicht 4D, der Bersilikatglas-Schicht 4C, der Nitridschicht 4B und der Oxidschicht 4A. Unter Verwendung der Nitridschicht 4D als Maske wird nunmehr beispielsweise mittels Plasmaātzen die 400 nm dicke Si-Schicht bzw. erste Elementschicht 3 geätzt und ferner die Oxidschicht 2A, die Nitridschicht 2B und die Oxidschicht 2A der Multilayer-Barrierenschicht 2 entfernt. Gernäß Figur 2C wird anschließend an den Wänden der Gräben 5 eine ca. 10 nm dicke SlaN4-Schicht 6 als Nitridliner abgeschieden, der sowohl als Åtzmaske als auch als Diffusionsbarriere für spätere Verfahrensschritte wirkt. Femer wird vorzugsweise durch ein anisotropes Atzverfahren die an den horizontalen Flächen abgeschiedene Nitridschicht 6 wieder entfernt, Gemäß Figur 2D wird nunmehr der eigentliche tiefe Graben 5 in die Trägerschicht 1 bzw. weitere Elementschicht geätzt und gemäß Figur 2E die verbliebene BSG-Schicht 4C entfemt.

[0025] Gemäß Figur 2F kann optional in einem nachfolgendan Schritt ein unterer Bereich des Grabens 5 unter Verwendung der SigN₄-Schicht 6 als Maske aufgeweitet werden, wodurch sich beispleisweise eine Vergrößerung einer Kapazität eines Grabenkondensators realisieren lässt. Vorzugsweise erfolgt dieses Erweitern mittels eines Nassätzverfahrens.

[0026] Die Dotierung des Substrates im Bereich um den unteren Teil des Grabens erfolgt vorzugsweise mittels Gasphasendotierung (GPD). Andere Verfahren können zum Einsatz kommen.

[0027] Gemäß Figur 2G wird nunmehr ein Kondensatordielektrikum 7 an der Oberfläche des Grabens 5 ausgebildet, wobei beispielsweise oxidiertes Nitrid verwendet werden kann. Vorzugsweise können für dieses Dielektrikum jedoch nunmehr auch Materialien verwendet werden, die bisher als Inkompatibel zu herkömmlichen Silbiumprozessen galten, wie z.B. die vorstehend genannten Dielektrika und insbesondere Dielektrika mit hoher relativer Dielektrizitätskonstante. Auf Grund des verwendeten SOI-Substrats mit seiner als Potentialbardere und Diffusionsbarriere wirkenden Multilayer-Barderenschlicht 2 können derartige Materialien nunmehr nicht länger von der Elementschlicht 1 in die Element-

schicht 3 gelängen.

[0028] Gemäß Figur 2H wird nach Ausbildung einer nicht dargestellten vergrabenen Platte als Gegenelektrode eine innere Elektrodenschicht 8 im Graben 5 ausgebildet und bis zu einer vorbestimmten Höhe innerhalb der Multilayer-Barrierenschicht 2 eingesenkt. Während bisher vorzugsweise Polysilizium mit seinen relativ hohem spezifischen Widarstand als Elektrodenmaterial verwendet wurde, können nunmahr neue Elektrodenmateriallen verwendet werden, die eine hohe Leitfähigkeit besitzen und darüber hinaus hervorragende Fülleigenschaften aufweisen Auch bei sehr kleinen Strukturgrößen und sehr tiefen Gräben erhält man dadurch in der weiteren Elementschicht 1 ausgebildete Halbleiterelemente bzw. Grabenkondansatoren.

6

[0029] Gemäß Flgur 2I wird anschließend eine leitende Diffusionsbarrierenschicht 9 zum Anschließen der Elektrodenschicht 8 und zum Verhindem einer Diffusion von Verunreinigungen in die erste Elementschicht 3 ausgebiktet und bis zu einer vorbestimmten Tiefe innerhalb der ersten Elementschicht 3 eingesenkt.

[0030] Gemäß Figur 2J wird anschließend das Kondensatordielektrikum 7 und die als Diffusionsbarrierenschicht 6 wirkende Si₃N₄-Schicht 6 entfernt. Auf Grund der Tatsache, dass der in der welteren Elementschicht 1 ausgebildete Grabenkondensator nunmehr mit der leitenden Diffusionsbarrierenschicht 9 abgeschlossen ist, können weiterhin keinerlei Verunreinigungen aus dem unteren Bereich des SOI-Substrats in die erste Elementschicht 3 gelangen und dort zu Verschlechterungen oder Störungen führen.

[0031] Zur Herstellung eines optimalen Kontakts wird gemäß Figur 2K eine sogenannte BS-Implantation (bunded strap) durchgeführt und eine ca. 500 nm dicke Polysiliziumschicht abgeschieden, wobei auch größere Gräben komplett gefüllt werden. Anschließend erfolgt eine BS-Polysilizium-Rückätzung zu Realisierung einer BS-Polyschicht 10, die ca. 50 nm unterhalb der Si-Oberfläche bzw. der Oxidschicht 4A liegt.

[0032] Gemäß Figur 2L werden anschließend mittels eines lithografischen Verfahrens die aktiven Bereiche festgelegt und vorzugsweise über ein Trockenätzverfahren flache Grabenisolierungen 11 (STI, shallow trench isolation) ausgebildet. Belspleisweise wird die STI-Grabenisolierung 11 mittels einer Oxidation, einer nachfolgenden Nitridabscheidung und einer darauf folgenden TEOS-Abscheidung ausgebildet, wobei mittels eines chemisch-mechanischen Polierverfahrens das abgeschiedene TEOS-Oxid teilweise wieder entfernt wird. Abschließend wird die verbießende Nitrid-Maskenschicht 4B entfernt.

[0033] Gemäß Figur 2M werden anschließend sogenannte VT-Implantationen zum Anpassen der jeweiligen Einsatzspannungen durchgeführt und ein Gate-Dielektrikum abgeschieden oder eine Oxidation durchgeführt. Grundsätzlich kann jedoch auch die verbleibende Oxidationsmaskenschicht 4A verwendet werden. Zur Realisierung von ersten Halbletterelementen in der er-

sten Elementschicht 3 erfolgt nachfolgend eine Abscheidung einer Gateschicht 12 sowie einer Gate-Isolationsschicht 13 mit nachfolgender Strukturierung und Implantation von dazugehörigen Source/Draingebieten und dem nachfolgenden Ausbilden von Spacern 14. Auf eine detaillierte Beschreibung der Herstellungsschritte für die Halbleiterelemente AT wird an dieser Stelle verzichtet, da es sich Im Wesentlichen um herkömmliche Prozesse handelt.

7

[0034] Figur 2N zeigt eine vereinfachte Schnittansicht der auf diese Weise im erfindungsgemäßen SOI-Substrat ausgebildeten DRAM-Speicherzeite, wobei die in der ersten Elementschicht 3 ausgebildeten Halbleiterelemente bzw. Auswahltransistoren AT in einer isolationsschicht 15 eingebettet und über eine Metallisierungsschicht 17 und Kontaktlöcher 16 angeschaltet sind.

[0035] Auf diese Weise können Insbesondere bei Verwendung von neuartigen Materialien weitere shrinks durchgeführt werden, welche zu kleineren Geometrien führen, wobei weiterhin ein niedriger Reihenwiderstand bei den Grabenfüllschichten reallslert ist. Auf Grund der verwendeten Multilayer-Barrierenschicht 2 werden insbasondere bei der Herstellung von DRAM-Spaicharzelten keine leolationskrägen (collar) benötigt, da die Multilayer-Barrierenschicht 2 vertikale Leckströme zuverlässig verhindert. In gleicher Weise gelangen keinerlei Verunreinigungen von der ersten Elementschicht 3 in die weiteren Elementschlichten 1, wedurch sich die charakteristischen Eigenschaften sowohl der Auswahltransistoren AT als auch der Grabenkondensatoren C verbessern. In gleicher Weise verhindert die nicht leitende Diffusionsbarrierenschicht 9 ein Ausdiffundieren von eventuell Inkompatiblen Materialien aus dam Grabenkondensator C in die erste Elementschicht 3, wodurch 85 auch bei einer elektrisch lettenden Verbindung eine zuverlässige Diffusionsbarriere geschaffen werden kann. [0036] Figuren 3A bis 3L zeigen vereinfachte Schnittansichten zur Veranschaulichung von Herstellungsschritten einer DRAM-Speicherzelle gemäß einem zweiten Ausführungsbelspiel. Gleiche Bezugszeichen bezeichnen wiederum gleiche oder entsprechende Elemente bzw. Schichten, washalb nachfolgend auf eine wiederhalte Beschreibung verzichtet Wird.

[0037] Gemäß Figuren 3A bis 3L besteht nunmehr das SOI-Substrat aus einer ersten Elamentschicht 3, einer Multilayer-Barrierenschicht 2 und einer weiteren Elamentschicht 1', wobei die weltere Elamentschicht 1' nunmehr aus einem isolierenden Material wie z.B. SIOg besteht. Ferner besteht gemäß dem zweiten Ausführungsbeispiel die Multilayer-Barrierenschicht 2' aus einer elektrisch leitenden Diffusionsbarrierenschicht 2A' und einer elektrisch isollerenden Potentialbarrierenschicht 2B'. Die elektrisch leitende Diffusionsbarrierenschicht 2A' besteht beispielsweise wie die leitende Diffusionsbarrierenschicht 2A' besteht beispielsweise wie die leitende Diffusionsbarrierenschicht 9 gamäß dem ersten Ausführungsbeispiel aus W, WN, oder WSi_x. Sie kann jedoch auch Ti-, TiSI-, Ta-, TaN-, TiN-, Pt-, Ru-, Ru-, Ir-, Mo-,

Co., NI-, Hf-, Zr-, NiSi-, MoN-, HfN-, MoSi-, CoSi-, TaSi-, Au-, Ag-, Cu-, Al-, WSiN-, C. Fe, oder Verbindungen aus diesen Materiallen als Material aufweisen. Für den Fall, dass ein leitendes Material verwendet wird, welches keine Diffusionsbarriere darstellt, können zusätzlich weitere Schichten als Diffusionsbarrierenschlichten vorgesehen werden. In gleicher Weise kann an Stelle des isollerenden Materials für die weitere Elementschicht 1' auch ein elektrisch leitendes oder halbleitendes Material verwendet werden.

[0038] Gemäß Figur 3A wird wiederum eine dem SOI-Substrat entsprechende Maskenschicht 4' mit ihren Teilschichten 4A, 4B und 4C ausgebildet und anschlleßend Gräben 5 sowie eine Diffusionsbarrierenschicht 8 an den Grabenwänden ausgebildet.

[0039] Gemäß Figuren 3B bis 3D wird anschließend unter Verwendung der Maskenschicht 4' der Graben 5 bis in die weitere Elementschicht 1' hinein ausgebildet und optional im unteren Bereich beispielsweise zur Vergrößerung einer Kapazität aufgeweitet. Auf eine detaillierte Beschreibung wird nachfolgend verzichtet, da sie im Wesentlichen den Schritten gemäß dem ersten Ausführungabeispiel entsprechen.

[0040] Da jedoch belm zweiten Ausführungsbeispiel eine isolierende weitere Elementschicht 1' sowie eine Multilayer-Barrierenschicht mit einer leitenden Diffuslonsbarrierenschicht 2A' verwendet wird, erfolgt im Verfahrensschritt gem

ß Figur 3E eine Abscheidung einer elektrisch leitenden oder metallischen Elektrode E, die im Wesentlichen eine Außenelektrode des Grabenkondensators darstellt.

[0041] Gemäß Figuren SF bis SL werden nach Absenken der elektrisch leitenden Außenelektrode E anschlie-Bend enteprechend zu den Figuren 2G bis 2N wiederum eln Kondensatordielektrikum 7, eine innenelektrode 8, eine leitende Diffusionsbarrierenschicht 9, eine BS-Polysiliziumschicht 10, eine STI-Grabenisolation 11 und die dazugehörigen Auswahltransistoren AT ausgebildet. Da die dazugehörigen Herstellungsschritte im Wesentilchen den Herstellungsschritten gemäß Figur 2 entaprechen, wird nachfolgend auf eine wiederholte Beschreibung verzichtet. Insbesondere auf Grund der Verwendung einer Multilayer-Barrierenschicht 2 mit einer Potentialbarriare und einer Diffusionsbarriere sowie einer lektenden Diffusionsbarrierenschicht 9 zum Verhindern einer Diffusion von Verunreinigungen zwischen der ersten und zweiten Elementschicht 1' und 3 können nunmehr Halbleiterschaltungen entworfen werden, die bis zu Größenordnungen kleiner 100 nm skallerbar sind. [0042] Figuren 4A und 4B zeigen vereinfachte Schnittansichten zur Veranschaulichung von Herstellungsschritten für einen Kontaktanschluss einer DRAM-Spel-

tansichten zur Veranschaulichung von Herstellungsechritten für einen Kontaktanschluss einer DRAM-Spelcherzelle gemäß dem ersten Ausführungsbeispiel. Gleiche Bezugszelchen bezeichnen wiederum gleiche Elemente bzw. Schichten, weshalb nachfolgend auf eine
wiederholte Beschreibung verzichtet wird.

[0043] Gemäß Figuren 4A und 4B sind zur Realisierung einer Kontaktierung der nicht dargestellten Außen-

EP 1 187 191 A2

20

10

elektrode des Speicherkondensators C keine weiteren Prozessschritte notwendig. Vielmehr kann der Kontakt K gleichzeitig mit den Grabenkondensatoren C ausgebildet werden und unter Verwendung von entsprechend angepassten Schichten bzw. einer entsprechend angepassten Grabenisolierung 11 sehr einfach hergestellt werden. Gemäß Figuren 4A und 4B wird hierbei sowohl das Kondensatordielektrikum 7 als auch die Diffusionsbarrierenschicht 6 vollständig aus dem erweiterten Graben für den Kontakt K entfernt, Gemäß Figuren 4A und 48 besitzt der in einem vergrößerten tiefen Graben ausgebildete Kontakt K eine Diffusionsbarrierenschicht 9 und eine Innere Elektrodenschicht 8. Er kann jedoch auch ausschließlich aus der leitenden Diffusionsbartierenschicht 9 bestehen oder darüber hinaus eine nicht dargestellte BS-Polyalliziumschicht aufweisen. Auf diese Weise erfolgt ein direkter Anschluss eines Halbleiterelements bzw. Grabenkondensators C in der weiteren Elementschicht 1 unter Verwendung des gleichen Pro-

[0044] Figur 5 zeigt ein Ersatzschaltbild der in Figur 4B dargestellten DRAM-Speicherzeile. Hierbei wird insbesondere durch die leitenden Diffusionsbarrierenschichten 9, die eine elektrische Verbindung des Grabenkondensators C zum Kontakt K und zum Auswahltransistor AT emöglicht, eine Diffusion von Verunreinigungen zwischen der ersten Elementschicht 3 und der zumindest einen weiteren Elementschicht 1 verhindert. [0045] Auf diese Weise erhält man Halblelterschaltungen, die unter Verwendung von neuartigen Materiallen problemios bis zu einer Strukturgröße von unterhalb 100 nm skellerbar sind. Insbesondere bei Verwendung von Gräben zur Realisierung von Halbleiterelementen in den welteren Elementschichten entfallen somit parasitare vertikale Transistoren, weshalb keinerlei Leckströme zwischen diesen Bereichen auftreten und so beispielsweise eine Datenhaltezeit verbessert ist. Ferner erhöht sich die Leitfähigkeit im Graben, da durch Wegfall von bisher notwendigen Kragenisolationen ein höherer Querschnitt zur Verfügung steht. Femer verringert 40 sich die Komplexität des Gesamtprozesses, da insbesondere bei der Herstellung von DRAM-Speicherzellen keine Kragenisolationen und vergrabenen Platten ausgebildet werden müssen. Ferner ist das vorstehend beschriebene Herstellungsverfahren kompatibel mit den verschiedenen oberflächenvergrößernden Methoden wie z.B. HSG, Mesoporen und der bereits beschriebenen Grabenaufweitung, Insbesondere bei Verwendung eines leitenden Materials als erste Elementschicht erhâlt man eine höhere Kapazität, da auf der Seite der Außenelektrode keine Verarmungszone entsteht.

[0046] Die vorliegende Erfindung wurde insbesondere anhand einer DRAM-Spelcherzelle beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst vielmehr alle weiteren Halbleiterschaltungen, in denen Hableiterelemente in unterschiedlichen Elementbereichen bzw. Elementschichten angeordnet sind und die Verwendung von inkompatiblen Materialien angestrebt ist.

Patentansprüche

- 1. SOI-Substrat mit
 einer ersten Elementschicht (3);
 zumindest einer weiteren Elementschicht (1; 1*);
 und zumindest einer Isolationsschicht (2; 2*) zwischen den Elementschichten (1; 1*, 3)
 dadurch gekennzeichnet, dass die Isolationsschicht (2; 2*) eine Multilayer-Barrierenschicht mit
 einer Potentialbarriere und einer Diffusionsbarriere aufweist.
- SOI-Substrat nach Patentanspruch 1, dadurch gekennzeichnet, dass die Multilayer-Barrierenschicht (2) eine Vielzahl unterschiedlicher Isolationsschichten (2A, 2B, 2C) aufweist.
- SOI-Substrat nach Patentanspruch 2, dadurch gekennzeichnet, dass die Multilayer-Barrierenschicht (2) eine SiO₂/Si₃N₄/SiO₂-Schichtenfolge aufweist.
- SOI-Substrat nach Patentanapruch 1, dadurch gekennzeichnet, dass die Multilayer-Barrierenschicht (2') zumindest eine Isolationsschicht (2B') und zumindest eine leitende Schicht (2A') aufweist.
- SOI-Substrat nach Patentanspruch 4,
 dadurch gekennzeichnet, dass die Multilayer-Barderenschicht (2') zumindest eine Ti-, TiSi-, Ta-, TaN-, TiN-, Pt-, Ru-, RuO-, Ir-, Mo-, Co-, Ni-, Hf-, Zr-, NI-Si-, MoN-, HfN-, MoSi-, CoSi-, TaSi-, Au-, Ag-, Cu-, Al-, WSIN-, C, Fe, W-, WN- oder WSi-, Schicht oder Verbindungen aus diesen Materialien als teitende Schicht (2A') aufwelst.
- SOI-Substrat nach einem der Patentansprüche 1 bis 5,
 dadurch gekennzelchnet, dass die weiteren Elementschichten eine leofierende Schicht (1'), oder eine halbleitende Schicht (1), oder eine leitende Schicht darstellen.
- SOI-Substrat nach einem der Patentansprüche 1
 bis 6,
 dadurch gekennzeichnet, dass die MultilayerBarrierenschicht (2; 2') ferner eine Thermo-Kompensationsschicht aufweist.
 - Verfahren zur Herstellung eines SOI-Substrate mit einer Vielzahl von Elementschichten bestehend aus den Schritten:
 - a) Ausbilden einer Elementschlicht (1) und zumindast eines Teils einer Multilayer-Barrierenschicht (2; 2') auf einem ersten Wafer (W1);
 - b) Ausbilden einer Abspalt-Grenzschicht (3S)

11

EP 1 187 191 A2

und von zumindest einem welteren Teil der Multilayer-Barrierenschicht (2; 2') auf zumindest einem zweiten Wafer (W2);

- c) Verbinden des ersten und zweiten Wafers (W1, W2) zum Ausbilden einer gemeinsamen Multilayer-Barrierenschicht (2; 2'), wobel die gemeinsame Multilayer-Barrierenschicht (2) eine Potential- und eine Diffusionsbarriere aufweist, und
- d) Abspalten eines Tells (3*) des zumindest 10 zweiten Wafers (W2) an der Abspalt-Grenzschicht (3S).
- Verfahren nach Patentanspruch 8, dadurch gekennzeichnet, dass der erste und zweite Wafer (W1, W2) ein Halbleitersubstrat aufwelsen, wobei in Schrift a) eine SiO₂/Si₃N₄/SiO₂-Schichtenfolge (2A, 2B, 2C) als Teil der Multilayer-Barrierenschicht (2) auf dem ersten Wafer (W1) ausgebildet wird, und in Schrift b) eine SiO₂-Schicht (2A) als welterer Teil der Multilayer-Barrierenschicht (2) auf dem zweiten Wafer (W2) ausgebildet wird.
- 10. Verfahren nach Patentanspruch 8, dadurch gekennzeichnet, dass der erste Wafer (W1) ein isolierendes Substrat und der zweite Wafer (W2) ein Halbleitersubstrat aufweist, wobei in Schritt a) eine leitende Schicht/SiO₂-Schichtenfolge als Teil der Multilayer-Barrierenschicht (2) auf dem ersten Wafer (W1) ausgebildet wird, und in Schrift b) eine SiO₂-Schicht als Teil der Multilayer-Barrierenschicht (2) auf dem zweiten Wafer (W2) ausgebildet wird.
- Verfahren nach Patentanspruch 10, dadurch gekennzeichnet, dass in Schritt a) eine Ti-, TiSi-, Ta-, TaN-, TiN-, Pt-, Ru-, RuO-, Ir-, Mo-, Co-, Ni-, Hf-, Zr-, NISI-, MoN-, HfN-, MoSi-, CoSi-, TaSi-, Au-, Ag-, Cu-, Al-, WSIN-, C, Fe, W-, WNoder WSi_x-Schicht oder Verbindungen aus diesen Materialien als teitende Schicht ausgebildet wird.
- Verfahren nach einem der Patentansprüche 8 bis 11, dadurch gekennzeichnet, dass in Schritt c) das Verbinden des ersten und zweiten Wafers (W1, W2) mit einem Waferbondingverfahren durchgeführt wird.
- 13. Verfahren nach einem der Patentansprüche 8 bis 12, dadurch gekennzeichnet, dass das Abspatten eines Teils (3*) des zumindest zweiten Wafers (W2) an der Abspatt-Grenzschicht (35) mittels einer thermischen Behandlung durchgeführt wird.
- 14. Halbleiterschaltung in einem SOI-Substrat gemäß

einem der Patentansprüche 1 bis 7, gekennzeichnet durch

zumindest ein erstes Halbleiterelement (AT), welches in der ersten Elementschlicht (3) ausgebildet ist; und

12

zumindast einem zweiten Halbleiteretement (C), welches in der zumindast zweiten Elementschlicht (1, 1) ausgebildet ist, wobei das erste und zweite Halbleiterelement (AT, C) über eine leitende Diffusionsbarrierenschlicht (9) elektrisch miteinander verbunden sind.

- 15. Halbleiterschaftung nach Patentanspruch 14, dadurch gekennzeichnet, dass es eine DRAM-Speicherzeile darstellt, wobei das zumindest eine erste Halbleiterelement einen Auswahltransistor (AT) und das zumindest eine zweite Halbleiterelement einen Grabenkondensator (C) aufweist.
- Verfahren zur Herstellung einer Halbleiterschaftung in einem SOI-Substrat gemäß einem der Patentansprüche 1 bis 7 mit den Schritten:
 - a) Ausbilden einer Maskenschicht (4; 4') entsprechend der verwendsten Multilayer-Barrierenschicht (2; 2');
 - b) Ausbilden eines tiefen Grabens (5) unter Verwendung der Maskenschicht (4; 4') bis in die zumindest weltere Elementschicht (1; 1');
 - c) Ausbilden von zumindest einem zweiten Halbleiterelement (C) in der weiteren Elementschicht (1; 1');
 - d) Ausbilden von zumindest einer leitenden Diffusionsbarrierenschicht (9) zum Anschließen des zumindest einen zweiten Halbleiterelements (C) und zum Verhindern einer Diffusion von Verunreinigungen in die erste Elementschicht (3); und
 - e) Ausbilden von zumindest einem ersten Halbleitereiement (AT) in der ersten Elementschicht (3).
- Verfahren nach Patentanspruch 16, dadurch gekennzeichnet, dass in Schritt o) ein Grabenkondensator (C) in der welteren Elementschicht (1; 1') ausgebildet wird.
- 18. Verfahren nach einem der Patentansprüche 16 oder 17, dadurch gekennzelchnet, dass in Schritt o) eine Grabenaufweitung des Grabens (5) in der welteren Elementschicht (1; 1') durchgeführt wird.
- 55 19. Verfahren nach einem der Patentansprüche 18 bis 18, dadurch gekennzeichnet, dass vor dem Ausbilden des zweiten Halbleiterelements (C) eine Isolie-

EP 1 187 191 A2

14

rende Diffusionsbarrierenschicht (6) zum Verhindern einer Diffusion von Verunreinigungen in die erste Elementschicht (3) ausgebildet wird.

Verfahren nach einem der Patentansprüche 16 bis 5
 19.

dadurch gekennzeichnet, dass ein Kontakt (K) der zweiten Elementschicht (1) durch Ausbilden eines vergrößerten tiefen Grabens ausgebildet wird.

10

15

20

25

20

35

40

45

50

55

FIG 1A




FIG 1B









FIG 1C



















EP 1 187 191 A2




























FIG 3I

















THIS PAGE BLANK (USPTO)

Europäisches Patentamt

European Patent Office

Office européen des brevets



(11) EP 1 187 191 A3


(12)

EUROPÄISCHE PATENTANMELDUNG

- (88) Veröffentlichungstag AS: 27.04.2005 Patentblatt 2005/17
- (51) Int CL7: **H01L 21/762**, H01L 21/8242, H01L 27/108
- (43) Veröffentlichungstag A2: 13.03.2002 Patentblett 2002/11
- (21) Anmeldenummer: 01119173.1
- (22) Anmeldetag: 08.08.2001
- (84) Benannte Vertragsstaaten:
 AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU
 MC NL PT SE TR
 Benannte Erstreckungsstaaten:
 AL LT LV MK RO SI
- (30) Priorität: 27.08.2000 DE 10041748
- (71) Anmelder: Infineon Technologies AG 81669 München (DE)

- (72) Erfinder:
 - Lützen, Jörn, Dr.
 01099 Dreaden (DE)
 - Sell, Bernhard
 01099 Dresden (DE)
- (74) Vertreter: Kindermann, Peter, Dipl.-Ing. Kindermann Patentanwälte Karl-Böhm-Strasse 1 85598 Baldham (DE)
- (54) SOl-Substrat sowie darin ausgebildete Halbleiterschaftung und dazugehörige Herstellungsverfahren
- (57) Die vorllegende Erfindung betrifft ein SOI-Substrat (1, 2, 3) sowie eine darin ausgeblidete Halbleiterschaltung (AT, C, K) und dazugehörige Herstellungsverfahren, bei dem unter Verwandung einer Multillayer-Barrierenschicht (2) mit einer Potentialbarriere und einer

Diffusionsbarriere eine Diffusion von Verunreinigungen zuverlässig zwischen Elementschichten (1, 3) verhindert wird. Auf diese Welse können Halbleiterschaltungen mit kleineren Strukturgrößen und höherer integrationsdichte realisiert werden.





EUROPÄISCHER RECHERCHENBERICHT

EP 01 11 9173

	Einschlägig					
Kategorie	Kennzeichnung des Doku der maßgebliche	ments mil Angaba, sowell erforderlich, on Tella	soweit erfordertich, Betrifft Anspruch		NLASSIFIKATION DER ANWELDUNG (INLCL7)	
X Y	ATOMIQUE; BELLÉVIL 23. Dezember 1999 * Seite 11, Absatz	1 *	1-14 15-26	•	H91L21/762 H91L21/8242 H91L27/198	
	* Seite 13, Absatz					
Y	US 5 618 745 A (KI 8. April 1997 (199 * Zusammenfassung;	7-84-08)	15-20)		
x	US 5 387 555 A (LI 7. Februar 1995 (1 * Spalte 5, Zeile : Abbildungen * * Spalte 8, Zeile :	995-02-07) 15 - Zeile 51;	1-7			
x	US 6 815 990 A (HI 18. Januar 2000 (20 * Spalte 12, Zeile	909-01-18)	1-6			
- 1	US 5 998 847 A (AS 7. Dezember 1999 (* Spalte 4, Zeile	1999-12-87)	8-20		RECHERCHIERTE SACHGEBIETE (INLCL7)	
	PATENT ABSTRACTS OF Bd. 013, Nr. 578 (1 20. Dezember 1989 & JP 01 243460 A (1 28. September 1989 * Zusammenfassung 1	E-864), [1989-12-20) HITACHI LTD), (1989-09-28)	14-20			
İ	\$ 5 629 226 A (OHTSUKI ET AL) 3. Mai 1997 (1997-05-13) Zusammenfassung; Abbildungen *		18			
Derver	imaanda Rachamhanbarichi wu	rde für alle Patentiansprüche erstellt	}			
	Rochesohenort	Abachlubdalum der Rooherote			Protes	
Berlin		2. März 2005		Sinemus, M		
X:von b Y:von b anden A:teahn	regorië der genaanten dool econdere Bedeutung allah batrach econderer Bedeutung in Verbindung en Veröffenlächung dersalben Kalog abgizaher Hintergrand ebryfische Offenbarung	E : Alberes Pate midol at Acch dem Anmet	ument, das lecizium voi angelibita actor angeli	i jednek roffertie es Dokur Birtos Do	hi waxien ist noot bleimeat	

ANHANG ZUM EUROPÄISCHEN RECHERCHENBERICHT ÜBER DIE EUROPÄISCHE PATENTANMELDUNG NR.

EP 01 11 9173

In diesem Anhang sind die Mitglieder der Patentiamisen der im obengenannten europäischen Recherchenbericht angeführten Patentidekumente angegeben. Die Angaben über die Familienmitglieder entsprechen dem Stand der Datei des Europäischen Patentamts am Diese Angaben dienen nur zur Unterrichtung und erfolgen ohne Gewähr.

02-03-2005

Im Recherchenberich angeführtes Patentdokur		Datum der Veröffentlichung		Mitglied(er) der Patentiamilie		Datum der Veröffentlichung
WO 9966559	A	23-12-1999	FR EP WO JP US	2779869 1095407 9966559 2002518849 2002094629	A1 A1 T	17-12-199 62-05-269 23-12-199 25-06-260 18-07-200
US 5618745	A	08-04-1997	JP JP KR US	3439493 6169069 232393 5442211	A B1 A	25-08-280 14-06-199 01-12-199 15-08-199
Ų\$ 5387555	A	07-02-1995	US US	5569620 5849627	A	29-10-199 15-12 - 199
US 6015990	A	18-91-2000	JР	10303396	A	13-11-199
US 5998847	A	07-12-1999	CN JP JP KR SG US	1244733 3396186 2000058861 2000016924 77263 6136655	B2 A A A1	16-02-200 14-04-200 25-02-200 25-03-200 19-12-200 24-10-200
JP 01243460	A	28-09-1989	KEII	VE.		
US 5629226	A	13-05-1997	JP US	6037275 5336912		10-02-199 99-08-199

Für nähere Einzelheiten zu diesem Anhang : siehe Amtsblatt des Europäischen Palentamits, Nr.12/82